协同仿真就是利用仿真工具提供的外部接口，用其它程序设计语言(非HDL语言，如c语言等)编程，用辅助仿真工具进行仿真。MODELsim提供了与c语言的协同仿真接口。以Windows平台为例，用户可通过MODELsim提供的c语言接口函数编程，生成动态链接库，由MODELsim调用这些动态链接库进行辅助仿真，如图1所示。

图1 协同仿真示意图

2 MODELsim及FLI接口介绍

MODELsim是MODEL Technology(Mentor Graphics的子公司)的HDL硬件描述语言仿真软件，可以实现VHDL、Verilog以及VHDL-Verilog混合设计的仿真。除此之外，MODELsim还能够与c语言一起对HDL设计文件实现协同仿真。同时，相对于大多数的HDL仿真软件来说，MODELsim在仿真速度上也有明显优势。这些特点使MODELsim越来越受到EDA设计者、尤其是FPGA设计者的青睐。

MODELsim的FLI(Foreign Language Interface)接口，提供了c语言动态链接程序与仿真器的接口，可以通过c语言编程对设计文件进行辅助仿真。

3 协同仿真系统的结构及意义

MODELsim与c语言协同仿真，一是用于产生测试向量，避免手工编写测试向量的繁琐；二是可以根据程序计算结果自动检查仿真结果正确与否；三是模拟其它模块(如RAM)的功能，在系统级对设计文件仿真。实践中一般是把一和二结合在一起，用程序产生仿真向量，一方面输出给设计文件作为输入，另一方面由程序本身对该向量计算，把得到的结果与仿真器的输出结果比较，检查逻辑是否正确，如图2所示。至于模拟功能，现在已经有一些通用芯片的模拟程序，如denali可以模拟RAM的功能。另外，用户也可以利用MODELsim提供的编程接口自己模拟一些芯片的行为，然后与设计文件连接到一起仿真。

图2 语言测试程序对VHDL设计文件的协同仿真结构图

4 C语言对VHDL设计文件的协同仿真

4.1 构成框图

仿真文件的构成如图3所示，包括HDL文件和动态链接库(即c程序)。图中c程序对应的VHDL文件要负责声明对应的动态链接库文件名及初始化函数，另外还可以给出一些调用参数。动态链接中用到的输入输出信号也要在对应的VHDL文件中声明。

例如，假定有一个DLL文件名为sim.dll，对应的初始化函数为sim_init，有输入信号in1、in2，输出信号out1、out2，可以这样编写对应的VHDL文件

(sim.vhd):

library ieee；

use ieee.std_logic_1164.all；

entity sim is

port(

in1 :in std_logic；

in2 :in std logic；

out1 :out std_logic；

out2 :out std_logic；

)；

end entity sire；

architecture dll of sim is

attribute foreign :string；

attribute foreign of dll :architecture is "sim_init

sim.dll”

begin

end；

仿真时，仿真器对顶层的HDL文件进行仿真，并根据各VHDL文件的动态链接库声明来调用、执行相应的动态链接库。

4.2 动态链接库的程序结构

利用MODELsim仿真时，可根据VHDL文件的声明，调用DLL文件(如sim.dll)。在VHDL文件中已经给出了调用文件(sim.dll)和初始化函数名(如sim_init)，MODELsim根据这些信息，调用sim.dll中的sim_init函数，完成初始化工作。初始化包括:

①初始化全局变量；

②设置VHDL输入输出信号与c程序变量的对应关系；

③设置输出信号的一些初始状态(mti_ScheduleDriver)；

④设置在仿真器重新仿真(restart)和仿真器退出仿真(quit)等情况下执行的一些函数(mti_AddRestartCB和mti_AddQuitCB等)，如释放动态申请内存等；

⑤设置敏感表，给出在某些信号发生变化(如时钟上升沿等)时执行的函数。

⑥其它。